晶片封装技术发展迅速，与之配套的封装基板製作难度不断加大：普通线路PITCH 从90 微米级别发展到65 微米；镀金finger PITCH 从170 微米发展到110 微米。就美维科技公司半导体封装基板技术中心图形转移製作体系而言，相应的线宽或间距菲林上设计值将在25um 才可能製作出相应的线路，需要合适的工艺方法进行製作。本次研究基于图形转移生产过程：前处理→贴膜→曝光→显影→蚀刻→去膜，探索25 微米级线路製作工艺特点，并在主要製作环节过程进行DOE 试验以寻找最优參數，最终形成一套完整的25 微米级线路製作方法。

1、研究背景
    公司致力于封装基板事业的发展，创建之初就以40 微米菲林设计线路作为设备与材料的验收标准，所有设备可稳定生产45 微米级线路及小批量製作40 微米级线路。后來随着晶片封装技术的发展，公司发展到稳定生产40 微米级线路，以致小批量生产35 微米级线路。近年全球各大封装基板公司的产品发展都是朝向普通线路PITCH 从90 微米发展到65 微米；镀金finger PITCH 从170 微米发展到110 微米。国外部分线路板企业已具备製造能力，但尚未大规模生产，而且当中大多數企业使用半加成法制作。因此需要达到稳定生产30 微米级线路，及提升小批量生产25 微米级线路的能力。

2、研究方案
    公司製作精细线路的流程如下：前处理→贴膜→曝光→显影→蚀刻→去膜。 与一般的减成法類似。本次研究将根据精细线路製作流程，结合公司生产特点进行相关实验与探索。相关研究内容如下：

2.1 研究前处理方式对製作25um 级线路的影响通过进行不同的前处理，总结出精细线路适宜前处理工艺特点。从板面微蚀后干膜与板子表面结合力测试，评估微蚀对结合力影响；同时研究微蚀后表面狀况，在微观下进行比较。

2.2 从干膜本身出发，研究适宜贴膜、曝光、显影參數通过对15um、19um、25um 干膜的主要參數进行摸索，研究其贴膜、曝光、显影特点，并对产品良率进行统计。
 

2.3 研究蚀刻段各參數，并进行DOE 试验寻求最佳參數蚀刻段主要參數比较多，对參數的合理设置与组合方式比较複杂採取DOE 实验有效的遴选出有效參數。

2.4 研究去膜方法，提高去膜品质目前去膜方式比较多，相对也比较容易控制，选取比较有代表性的去膜方式进行实验与分析比较。