• 电路板技术
  • 线路板客服
  • PCB文章精华
  • 技术文章
  • 首页 > 技术服务 > 技术文章
  • PCB设计中抗电磁干扰设计要求
    发布时间:2010-11-18

    PCB设计中抗电磁干扰设计是必不可少的一个环节,下面列举了设计中应该注意的方方面面。

     

    一、IC的电源处理
    保证每个IC的电源PIN都有一个0.1UF的去耦电容,对于BGA CHIP,要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容,如VTT等。这不仅对稳定性有影响,对EMI也有很大的影响。

     

    二、时钟线的处理
    1.建议先走时钟线。
    2.频率大于等于66M的时钟线,每条过孔数不要超过2个,平均不得超过1.5个。
    3.频率小于66M的时钟线,每条过孔数不要超过3个,平均不得超过2.5个
    4.长度超过12inch的时钟线,如果频率大于20M,过孔数不得超过2个。
    5.如果时钟线有过孔,在过孔的相邻位置,在第二层(地层)和第三层(电源层)之间加一个旁路电容、如图2.5-1所示,以确保时钟线换层后,参考层(相邻层)的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层,并尽可能地靠近过孔,旁路电容与过孔的间距******不超过300MIL。
    6.所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。
    跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面走线,第三层(电源层)有两个电源岛,且第四层的走线必须跨过这两个岛。
    跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面走线,第三层(电源层)的一个电源岛中间有一块地岛,且第四层的走线必须跨过这两个岛。
    跨岛出现在地岛与地层之间。此时时钟线在第一层走线,第二层(地层)的中间有一块地岛,且第一层的走线必须跨过地岛,相当于地线被中断。
    时钟线下面没有铺铜。若条件限制实在做不到不穿岛,保证频率大于等于66M的时钟线不穿岛,频率小于66M的时钟线若穿岛,必须加一个去耦电容形成镜像通路。
    7.当面临两个过孔和一次穿岛的取舍时,选一次穿岛。
    8.时钟线要远离I/O一侧板边500MIL以上,并且不要和I/O线并行走,若实在做不到,时钟线与I/O口线间距要大于50MIL。
    9.时钟线走在第四层时,时钟线的参考层(电源平面)应尽量为时钟供电的那个电源面上,以其他电源面为参考的时钟越少越好,另外,频率大于等于66M的时钟线参考电源面必须为3.3V电源平面。
    10.时钟线打线时线间距要大于25MIL。
    11.时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线方式,采用类似图B和图D的打线方式,若时钟线需换层,避免采用图E的打线方式,采用图F的打线方式。
    12.时钟线连接BGA等器件时,若时钟线换层,尽量避免采用图G的走线形式,过孔不要在BGA下面走,最好采用图H的走线形式。
    13.注意各个时钟信号,不要忽略任何一个时钟,包括AUDIO CODEC的AC_BITCLK,尤其注意的是FS3-FS0,虽然说从名称上看不是时钟,但实际上跑的是时钟,要加以注意。
    14.Clock Chip上拉下拉电阻尽量靠近Clock Chip。

     

    三、I/O口的处理
    1.各I/O口包括PS/2、USB、LPT、COM、SPEAK OUT、 GAME分成一块地,最左与最右与数字地相连,宽度不小于200MIL或三个过孔,其他地方不要与数字地相连。
    2.若COM2口是插针式的,尽可能靠近I/O地。
    3.I/O电路EMI器件尽量靠近I/O SHIELD。
    4.I/O口处电源层与地层单独划岛,且Bottom和TOP层都要铺地,不许信号穿岛(信号线直接拉出PORT,不在I/O PORT中长距离走线)。


    上一篇:PCB layout为什么要外包?外包有哪些好处? 下一篇:PCB板产生焊接缺陷的原因
    关于我们 | 资质荣誉 | 工艺流程 | 制程能力 | 品制控制 | 技术服务 | 联系我们 | 网站导航 | 法律声明
    业务电话:0755-83416111 0755-83448618 0755-83418555 传真:0755-83416961 E-mail:sales@szektech.com
    地址:深圳市龙岗区坂田街道上雪科技工业城东区10号B栋3楼 Copyright © 2017 深圳市怡科通科技有限公司
    粤ICP备10020846号 PCB中文翻译同义词:电路板 线路板 印制板 PCB板